PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-270220

(43) Date of publication of application: 02.12.1991

(51)Int.CI.

H01L 21/208 C30B 19/00

C30B 29/40

(21)Application number: 02-071332

(71)Applicant: FUJITSU LTD

(22) Date of filing:

20.03.1990


(72)Inventor: ANAYAMA CHIKASHI

(54) MANUFACTURE OF SEED CRYSTAL FOR GROWING BULK CRYSTAL

(57)Abstract:

PURPOSE: To enable the title seed crystal subjected to no transition ideal for growing in liquid phase to be manufactured by a method wherein a mixed crystal in an objective composition is bonded onto a substrate capable of easing the residual strain by thermal expansion coefficient.

CONSTITUTION: The first epitaxial crystal layer 2 in different lattice constant from that of the first substrate 1 is epitaxially grown in thickness subjected to no transition on the first substrate 1 in transition density not exceeding 105/cm3. Next, the first epitaxial crystal layer 2 is bonded onto the second substrate 3 in different thermal expansion coefficient from that of the first substrate 1. Furthermore, after etching away the first



substrate 1, the second epitaxial crystal layer 4 is formed on the first epitaxial crystal layer 2. Accordingly, the substrate 1 with stress imposed on the crystal thereof at room temperature is in the strained state but when it is heated at the growing temperature to grow bulky crystal, the stress can be eased. Through these procedures, an ideal substrate subjected to neither transition nor strain during the growing process can be manufactured.

LEGAL STATUS

平3-270220 ⑫公開特許公報(A)

❸公開 平成3年(1991)12月2日 庁内整理番号 登別記号 @Int. Cl. 5 Z Z H 01 L

7630-4M 8924-4 G 7158-4 G 7630-4M 21/208 19/00 29/40 21/208 C 30 B T H 01 L

審査請求 未請求 請求項の数 3 (全9頁)

バルク結晶成長用種結晶の作製方法 ❷発明の名称

> 创特 顧 平2-71332

顧 平2(1990)3月20日 金出

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 親 志 **六** 山 明者 @発 内

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 願人 包出

弁理士 井桁 貞一 個代 理 人

1. 発明の名称

バルク結晶成長用種結晶の作製方法

2. 特許請求の範囲

1) 格子定数が第1の基板(1)と異なる第1のエピ タキシャル結晶層(2)を、転位密度が10°/cm°以下 の該第1の基板(1)上に、転位が発生しない厚さに 成長する工程と.

該第1のエピタキシャル結晶層(2)を、該第1の 基板(1)と熱膨張率の異なる第2の基板(3)に貼り合 わせる工程と.

該第1の基板(1)をエッチングで除去する工程と、 該第1のエピタキシャル結晶層(2)上に第2のエ ピタキシャル結晶層(4)を作成する工程とを含むこ とを特徴とするパルク結晶成長用種結晶の作製方

2) 該第1の基板(1)の室温における格子定数を a 1 、 該第 2 の基板(3)の熱膨張係数をα 3 、 該第

2のエピタキシャル結晶層(4)の室温における格子 定数をa。,熱影張係数をa。,成長温度をTg としたとき.

 $a_{1}(1 + Tg \alpha_{1}) = a_{4}(1 + Tg \alpha_{4})$ なる条件を満たすように、第1の基板(1)並びに第 2の基板(3)を選定することを特徴とする請求項1 記載のパルク結晶成長用種結晶の作業方法。

3) 数第1のエピタキシャル結晶層(2)の混晶組成 が、該第2のエピタキシャル結晶層(4)の混晶組成 と異なり、かつ、該第1の基板(1)の室温における 格子定数をai、該第1のエピタキシャル結晶層 (2)の室温における格子定数をaょ,熱影張係数を α:, 該第2の基板(3)の熱影張係数をα:. 該第 2のエピタキシャル結晶層(4)の室温における格子 定数をa。、成長温度をTgとしたとき、

 $|1-a_1/a_1| > |1-a_1/a_1|$. かつ.

 $11-a_1/a_4$

 $> | 1 - a_{i}(1 + T g \alpha_{i}) / a_{i}(1 + T g \alpha_{i}) |$ なる条件を満たすように、第1の基板(1)。第1の エピタキシャル結晶層(2)、第2の基板(3)を選定することを特徴とする請求項1記載のバルク結晶成果用種結晶の作品方法。

3. 発明の詳細な説明

[日次]

概要

産業上の利用分野

従来の技術

発明が解決しようとする課題

課題を解決するための手段

本発明1)の原理説明図

本発明2)の原理説明図 (第1図)

(第1図)

作用

実施例

本発明1)の実施例の説明図 (第5~7図)

本発明2)の実施例の説明図 (第2,3図)

本発明3)の実施例の説明図 (第4図)

発明の効果

成が、該第2のエピタキシャル結晶層(4)の混晶組成と異なり、かつ、該第1の基板(1)の室温における格子定数をaェ、該第1のエピタキシャル結晶層(2)の室温における格子定数をaェ、熱彫張係数をαェ、該第2の基板(3)の熱彫張係数をαェ、該第2のエピタキシャル結晶層(4)の室温における格子定数をaょ、成長温度をTgとしたとき、

 $|1-a_1/a_1/a_1/a_1/a_1/a_1$,

| 1 - a | / a | |

 $> | 1 - a_1(1 + Tg \alpha_2) / a_2(1 + Tg \alpha_2) |$ なる条件を満たすように、第1の基板(1)、第1のエピタキシャル結晶層(2)、第2の基板(3)を選定するように構成する。

(産業上の利用分野)

本発明は、任意の格子定数を有した半導体基板の製造方法に関する。

□-V属半導体を用いた発光素子や受光素子は、 転位などの欠陥に弱いことから、半導体装置作製

(概要)

本発明は、任意の格子常数を有した半導体基板 の製造方法に関し、

転位のない種結晶の作製を目的とし、

①格子定数が第1の基板と異なるエピタキシャル結晶層を、転位密度が10°/cm³以下の該第1の基板上に、転位が発生しない厚さに成長する工程と、該エピタキシャル結晶層を、該第1の基板と熱影强率の異なる第2の基板に貼り合わせる工程と、該第1の基板(1)をエッチングで除去する工程と、該エピタキシャル結晶層上に種結晶を作成する工程とを含むように、

②数第1の基板の窒温における格子定数を a... 該第2の基板の熱影張係数を a... 該種結晶の窒 温における格子定数を a... 熱影張係数を a... 種結晶の成長温度をTg としたとき、

 $a_1(I+Tg \alpha_1)=a_4(I+Tg \alpha_4)$ なる条件を満たすように、第1の基板並びに第2の基板を選定するように、

(3) 放第 [のエピタキシャル結晶層(2)の混晶組

用の基板としては、転位密度が少なくとも10°/cm²以下の程度のものが要求されている。

また、転位を発生させないために、エピタキシャル層も、基板に格子整合する組成のものが使用されており、レーザ素子などの発光波長に制限を与えている。

従って、任意の発光波長の良質なエピタキシャルール結晶を得るために、任意の格子定数を有し、 転位の少ない基板への要求が高まっている。

〔従来の技術〕

・任意の格子定数を得るために、従来から行われている方法は、大きく分けて2つある。

1 つは、既存の転位の少ない基板上に、格子定数の異なる層をエピタキシャル成長させ、発生した転位を上側のデバイス領域まで届かないような工夫をする方法である。

具体的には、組成を連続的に変化させる層(グレーデッド層)を設けたり、歪超格子(SLS)による転位のフィルター効果を利用したりする方

法である。

しかしながら、今尚、転位の低減化には限界が あり、また、熱膨張差などの問題もあり、十分な 特性を有するものができないのが、現状である。

これに対して、任意の格子定数の基板を得るために、三元混晶を用いる方法がある。

[発明が解決しようとする課題]

三元混晶を作製しようとする場合には、基本的 な問願が2つ存在する。

1つは、基板を切り出すパルク結晶での組成の 均一化である。もう1つは、転位を含まない種結 品の作製方法である。

前者に対しては、エレクトロマイグレーションを利用した方法などが考案されているが、後者に対しては、種結晶としてSLSで作製した基板を用いるなど、結局、転位のない種結晶を得ることが困難であった。

本発明は、以上の点を鑑み、転位のない種結晶の作製方法を提供することを目的とする。

今、第1の基板1、エピタキシャル結晶層2、第2の基板3、本発明の目的とする種結晶4の各々の室温における格子定数を、それぞれ a_1 、 a_2 、 a_3 、 a_4 とし、また各々の熱彫張係数を、それぞれ a_1 、 a_2 、 a_3 、 a_4 とする。

第1図(a)に示すように、第1の基板1にエピタキシャル結晶層2を成長したとき、エピタキシャル結晶層2の面内方向の格子定数は、本来のa:ではなく、第1の基板1の格子定数と等しいa:となっている。従って、エピタキシャル結晶層2の格子は歪んだ形となっている。

次に、第1図(b)に示すように、第1の基板 1上のエピタキシャル結晶層 2 の面を、直接、第 1の基板 1 と格子定数の異なる第 2 の基板 3 の面 に静電圧着等の方法によりファンデルワールス力 で貼り合わせると、その境界面は不違統のために、 エピタキシャル結晶層 2 の面内格子定数は、第1 の基板 1 の格子定数 a 。のまま保たれているのに 対して、第 2 の基板の格子定数は a 。となってお り、コヒーレントな結晶接続ではなくなっている。 [課題を解決するための手段]

第1図は本発明の原理説明図、第5~7図は本 発明の他の実施例の説明図である。

図において、1は第1の基板、2はエピタキシャル結晶層、3は第2の基板、4は第2のエピタキシャル結晶層、5は薄膜、5 は超歪格子、6は第2のエピタキシャル結晶層と同一成分の層である。

種結晶となる結晶は、結晶そのものに転位がな く、また、その上に成長した混晶と格子整合した ものでなければならない。

本発明では、基板の貼り合わせと選択エッチング及び各結晶層の熱影張差を積極的に利用することによって、成長時に転位やストレスのないエピタキシャル結晶層を作製することを提案する。

手段としては、異なる基板の熱膨張率によって、 もともと歪んだ面内方向の格子定数を、結晶の成 長温度Tgにおいて目的の結晶の格子定数 a。に 合わせるようにすれば良い。

具体的には、以下の条件が必要となる。

続いて、第1図(c)に示すように、この第2 の基板3の面にエピタキシャル結晶層2の面を貼 り合わせた後、第1の基板1をエッチングにより 完全に除去してしまう。

最後に、第1図(d)に示すように、残った第 2の基板3とその上に貼り合わせたエピタキシャル結晶層2を用いて、本発明の目的の種結晶4を エピタキシャル結晶層2の上に形成する。

第2の基板3の温度を液相成長の温度Tgまで加熱して、上げていくと、第2の基板3の格子定数の伸びは、

a,Tga,

である。

これは、単位長あたり、Tg α 。 だけ伸びることに相当する。

従って、第2の基板3上の第1のエピタキシャル結晶層2の面内方向の格子a, (歪んでa, になっている)は

a, Tga,

だけ伸びることになる。

以上より、昇温時のエピタキシャル結晶層 2 の 面内方向の格子の長さは、

となる。

従って、本発明の目的とする第2のエピタキシャル結晶層4の格子の長さは、歪みがないためには、

 $a_1(1+Tg\alpha_2)=a_4(1+Tg\alpha_4)$ となる必要がある。

即ち、格子定数が第1の基板 1 と異なる第1の エピタキシャル結晶層 2 を、転位密度が、10 °/cm² 以下の該第1の基板 1 上に、転位が発生しない厚 さにエピタキシャル成長する工程と、該第1のエ ピタキシャル結晶層 2 を、該第1の名数を 3 に貼り合わせる工程と、 該第1のエピタキシャル結晶層 2 上に第2のエピタキシャル結晶層 4 を作製する工程と、 タキシャル結晶層 4 を作製する工程と、 が第1の基板 1 の室温における格子定数を a、該第2の基板の熱膨張係数をα。、該第2の

そして、歪みを含んだ第1のエピタキシャル層 2の歪み量の大きさが大きいと、更に難しくなる。 従って、上記プロセスを良好に行うためには、 できるだけ全工程中において、第1のエピタキシ ャル層 2 の歪み量を小さくする必要がある。

上記請求項2の式中には、第1のエピタキシャル結晶層2のパラメーターが入っていないのの、第2のエピタキシャル結晶層4と異なる組成の第1のエピタキシャル結晶層2を貼り付け、成長温度で、歪んだ第1のエピタキシャル結晶層2の面内格子定数が、種結晶と格子整合するようにできれば、成長温度Tgで、エピタキシャル結晶層2の歪み量が必ずしも零でなくても良く、貼り付け時の歪み量を制御することができる。

今,歪み量を以下の通り定義する。

 $\alpha = (a_1, \dots - a_r, \dots) / a_r, \dots$

また、第1のエピタキシャル結晶層2の貼り付

エピタキシャル結晶層 4 の室温における格子定数を a_4 ,熱影張係数を α_4 , 種結晶 4 の成長温度を Tg としたとき、

 $a_1(1+Tg \alpha_1)=a_4(1+Tg \alpha_4)$ となる条件を満たすように、第1の基板 1 並びに第2の基板 3 を選定することにより、第1の基板 1 、第1のエピタキシャル結晶層 2 、成長温度の関係が結ばれていることによって、前記第1の目的が速成される。

更に、前述の貼り付け技術では、貼り付けた時 の歪み量が、成長温度で零になるように設計され ている。

これは、貼り付けられたエピタキシャル結晶層 2 が、この上に引上げ法により成長する第 2 のエ ピタキシャル結晶層 4 と同じものであるために登 けられない状態であった。

上記プロセス中で一番難しいのは、歪みを含ん だ第1のエピタキシャル層2を、第2の基板3に クラックや剝離を発生させないように貼り付ける 部分である。

け時の歪み量を α ,。。。。これの成長温度T g における歪み量を α ,。。。。。 組成を第 2 のエピタキシャル結晶層 4 と換えた場合の歪み量を α ,。。。。 , α , , 。。。 , とすると、

前記の貼り付けの際に、强り付ける第1のエピタキシャル結晶層 2 が第2のエピタキシャル結晶 層 4 と同じ組成の場合には、貼り付け時の歪み量が最も大きく、 | α - e = e | で剝離などの限界が決まる。

第1のエピタキシャル結晶層 2 の組成を変える 時に、

 $|\alpha_{roo}| > |\alpha_{roo}|$,

かつ.

 $|\alpha,...| > |\alpha,...|$

となるように組成を選択すれば、本発明の請求項 1,2の全プロセス中で生ずる最大の歪量は。

|α,...|よりも小さくなる。

|α....-α...-α....|が非常に小さければ、大 変都合が良いが、このような条件は、貼り付ける 物質と下地基板の熱影張率が殆ど等しいというこ とである。

具体的な組成に対する本発明の請求項3に関する配定条件を次に説明する。

即ち、該第1のエピタキシャル結晶層 2 の混晶 組成が、該第2のエピタキシャル結晶層 4 の混晶 組成と異なり、かつ、該第1の基板1の窓温にお ける格子定数をai、該第1のエピタキシャル結 晶層 2 の窓温における格子定数をaょ、熱影張係 数をaょ、該第2の基板3の熱影張係数をα。、 該第2のエピタキシャル結晶層 4 の窓温における 格子定数をaょ、成長温度をTgとしたとき、

| 1-a, /a, | > | 1-a, /a, |.
かつ、

11-a1/a1

 $> | 1 - a_1(1 + Tg\alpha_2)/a_2(1 + Tg\alpha_2)|$ の条件を満たすことが必要である。

これは、第1のエピタキシャル結晶層2が目的 の第2のエピタキシャル結晶層4と組成が等しい 場合は、(a2=a4)

8 = a . .

他の実施例としては、実用上、混晶パルク結晶の成長をヘテロ化してしまうことを避ける手段として、第1のエピタキシャル結晶層2が、前記請求項1の条件を満たす薄膜5と目的の第2のエピタキシャル結晶層4と同一成分の2層構造であり、かつ、第2の基板3へ貼り合わせる場合、第2のエピタキシャル結晶層と同一成分の層6が表面側になるようにする。

前記薄膜 5 及び第 2 のエピタキシャル結晶層 4 と同一成分の層 6 は第 1 の基板 1 からエッチング 処理によって選択的に剥離可能であることが必要 である。または、薄膜 5 が第 1 の基板 1 との選択 的なエッチング処理が不可能で、且つ第 2 のエピタキシャル結晶層と同一成分の層のみが選択 エッチングが可能な場合には、第 2 のエピタキシャル結晶層と同一成分の層 6 の 3 層構造とする必要がある。

また逆に、第2のエピタキシャル結晶層と同一 成分の層6が選択エッチングが不可能の場合には、 a = a .

であり.

第1のエピタキシャル結晶層 2 が第 2 のエピタ キシャル結晶層 4 と組成が異なる場合は、

a = a . .

8 = a :

である。

従って.

 $a_{****} = (a_{*} - a_{1}) / a_{*}$

 $a_{****} = (a_2 - a_1) / a_1$

となる。

第2のエピタキシャル結晶層4の成長温度Tg においては、熱影器するので、

 $a_{tree} = a_{t} (1 + T g \alpha_{t}).$

また、前記のとおり、実際には、第1のエピタ キシャル結晶層2の面内の格子定数は、

 $a \cdot \cdots = a_1 (1 + T g \alpha_2)$

となる。

従って、これを前式に代入すると、請求項3の 関係式が導き出される。

薄膜 5。 第 2 のエピタキシャル結晶層と同一成分の層 6。 薄膜 5 と、逆の 3 層構造とする必要がある。

更に、エピタキシャル結晶層 2 には歪みが移る ので、転位が入りにくくする手段を施す必要があ る。具体的には、薄膜 5 が転位が発生しにくい歪 超格子であることなどを利用すると良い。

(作用)

以上の工程で作製された基板は、室温においては、結晶中にストレスがあって、歪んだ状態にあるが、パルク結晶を成長させる場合、成長温度にまで加熱するとストレスが緩和され、成長時に転位や歪みのない理想的な基板が得られる。

[宴施例]

第2図は本発明の第1の一実施例の工程順模式 断面図、第3図は本発明の第1の実施例に使用し 5 た液相成長装置、第4図、第4図、第4図、第4 図はそれぞれ、本発明の第2、第3、第4、第5 の実施例の説明図である。

即ち.

図において、1は第1の基板、2は第1のエピタキシャル結晶層、3は第2の基板、4は第2のエピタキシャル結晶層、5は薄膜、5、は歪超格子、6は第2のエピタキシャル結晶層と同一成分の層、7は電極、8は結晶保持枠、9は融液槽、10は化合物半導体融液、11はGaAs基板、12はGaInP層、13はInAs基板、15はGaAs基板、16はGaInAsP層、17はInAs基板、18はGaInP層である。

第2図(a)に示すように、第1の基板としてのGaAs基板11上に、MOVPE(有機金属気相成長)法により、ホスフィン(PH3)、 トリエチルガリウム(TEG)、トリメチルインジウム(TM1)を用いて、680℃で100人の厚さにエピタキシャル結晶層2としてのGao. coIno. coP層12を成長する。この時、Gao. coIno. coP層12は△a/aで、約-4.42x10-3の格子不整合(ミスマッチ)による歪みが幾留している。

10A の表面に接触させる。そして、第2のエピタキシャル結晶層 4 の成長遺度である 800℃まで昇湿すると、第2 の基板である InAs 基板13の熱影器 率が小さいため、Ga InP 層12の歪みは緩和されて、第2のエピタキシャル結晶層 4 の成長時の温度においては歪みのない状態になり、第1の化合物半端体融液10A中より、Ga InP 層12層上に第2のエピタキシャル結晶層 4 であるGa InP 層14が析出し第2 図(d)に示すように、第2のエピタキシャル結晶層 4 がバルク結晶として、成長していく。

第1の実施例は、請求項2の条件に該当する第1のエピタキシャル結晶層2と第2のエピタキシャル結晶層4の混晶組成が同一の場合の例であるが、次に、第1のエピタキシャル結晶層2の混晶組成が、バルク結晶5成長用の第2のエピタキシャル結晶層4の混晶組成と異なる場合である、請求項3の条件に該当する第2の実施例について説明する。

一例として、第1のエピタキシャル結晶層 2 の 混晶組成がGao. ee Ino. ee ASo. z. Po. e. であり、第 $\alpha_{\text{res}} = (a_{1} - a_{1}) / a_{1} = -4.42 \times 10^{-3}$ $\alpha_{\text{res}} = [1 - \{a_{1}(1 + \text{Tg}\alpha_{1}) / a_{2}(1 + \text{Tg}\alpha_{1})\}]$ $= -3.68 \times 10^{-4}$

となる。

また、成長時にはこのほかに熱影張率の差が - 2.3x10⁻¹ある。

この状態では、エピタキシャル結晶層 2 の厚さ は、転位の発生する臨界膜厚以下である。

次に、第2図(b)に示すように、GaInP層12と第2の基板であるInAs基板13とを静電圧着などの方法により、ファンデルワールス力によって貼り合わせを行う。

続いて、第2図(c)に示すように、第1の基板であるGaAs基板11をアンモニアと過酸化水素水の混合液で選択的にエッチングして、完全に除去して、InAs基板13にGaInP 層12の薄膜が貼り合わされた形にする。

基板保持枠 8 に装着したこのInAs基板13を、表面に貼り合わせたGaInP 層12を下にして、第 3 図に示す液相成長装置の第 1 の化合物半導体融液槽

2 のエピタキシャル結晶層 4 の混晶組成が Gao. ● Ino. ←Pの組合せで実施することができる。

即ち、第4図に示すように、第1の基板1にGa As基板15を使用し、第2の基板3にInAs基板16を 用いた場合に、成長温度800℃における格子不整 合は、2.2x10⁻⁴である。

また、第1のエピタキシャル層 2 と第2の基板 との歪み量は、

 $\alpha_{1} = (a_{1} - a_{1}) / a_{4} = -4.42 \times 10^{-3}$ $\alpha_{1} = (a_{2} - a_{1}) / a_{1} = -3.53 \times 10^{-2}$ $\alpha_{1} = [1 - \{a_{1}(1 + Tg\alpha_{1})/a_{2}(1 + Tg\alpha_{2})\}]$ $= 1.03 \times 10^{-2}$

となり、全工程において、歪み量を減らすことが できる。

ここで、次の各化合物半導体の室温における格子定数 a と熱膨張率 α を下表記載の数値とし、第2のエピタキシャル結晶層の成長温度 T g を 773 でとして計算した。

格子	格子定数〔a〕							熱影靈率〔a〕						
GaAs	5,	6	4	2	Å	8		6	8	x	1	0 -•		
Inks	6.	0	5	8	Ā	5		1	9	x	1	0 -*		
InP	5.	8	6	8	Å	4		5	0	x	1	0 -•		
Ga P	5.	4	5	0	Å	5		8	1	x	1	0 -•		

実用上、上記実施例の他に、幾つかの適用例が 考えられる。

即ち、第2のエピタキシャル結晶層4の成長をヘテロ化してしまうことを避ける手段としては、第5図(a)に示すように、第1のエピタキシャル結晶層2が、前記請求項1の条件を満たす薄膜5、例えばInGaAsPからなる100人の厚さの層と、目的の第2のエピタキシャル結晶層4、例えばGaInPからなる20人の厚さの層との2層構造であり、かつ、第2の基板3へ貼り合わせる場合は、第5

[発明の効果]

以上説明したように、本発明によれば、熱影强 係数によって残留歪みが緩和されるような基板に、 目的の組成の混晶を貼り付けることによって、液 相成長用としては理想である、転位のない種結晶 を得ることができる。

4. 図面の簡単な説明

第1図は本発明の原理説明図.

第2図は本発明の第1の実施例の工程類模式断面図。

第3図は本発明の第1の実施例に使用した液相 成長装置の模式断面図、

第4回は本発明の第2の実施例の説明図.

第5図は本発明の第3の実施例の説明図.

第6図は本発明の第4の実施例の説明図.

第7図は本発明の第5の実施例の説明図、 である。

図において.

図 (b) に示すように、第2のエピタキシャル結 品層4の倒が表に出るようにする。

またエピタキシャル結晶層 2 が基板との選択エッチングができるか否かにより、3 層構造にする必要がある場合には、前記の薄膜 5 及 第 2 のエピタキシャル結晶と同一成分の層 6 は第 1 の基板 1 からエッチング処理によって選択的に引きをであること、また、第 6 図(a)に示すように、環境 5 が第 1 の基板 1 との選択的なエッチング処理が不可能で、且つ、第 2 のエピタキシャル結晶層と同一成分の層 6 のみが選択エッチングが可能な場合には、6・5・6 の 3 層構造とする。

また逆に 6 が選択エッチングが不可能の場合に は、第 6 図(b)に示すように、5 ・ 6 ・ 5 と逆 の 3 層構造とする。

更に、第2のエピタキシャル結晶層4に転位が 入り離くする手段としては、第7図に示すように、 前記薄膜5が、転位が発生しにくい歪超格子5°で あるか、または歪みが内部にのみ含有するように する。

1は第1の基板。

2は第1のエピタキシャル結晶層.

3は第2の基板。

4は第2のエピタキシャル結晶層。

5 は薄膜, 5 は歪超格子,

6 は第 2 のエピタキシャル結晶層と同一成分の 暦

7は電極。

8 は結晶保持枠。


9 は融液槽.


10は化合物半導体融液

である。


代理人 弁理士 井桁貞

特開平3-270220 (8)





本発明の第1の実施例に使用した液相収長装置 第 3 図



本発明の第2の実施例の説明図 第 4 図

